fermer
Mobile

MediaTek officialise la présentation du Dimensity 9500 : rendez-vous le 22 septembre

Motorola Edge 70 Ultra : premières fuites d’un flagship affûté, pensé pour la vitesse et le design

MediaTek a confirmé via une publication sur Weibo que son prochain SoC haut de gamme, le Dimensity 9500, sera dévoilé lors d’un événement fixé au 22 septembre à 14 h (heure locale).

Cette nouvelle puce alimentera dans un premier temps les smartphones premium de Vivo et Oppo, avant d’arriver chez d’autres constructeurs.

Dimensity 9500 : caractéristiques techniques clés

Le futur fleuron de MediaTek adopte une configuration CPU 1+3+4 :

  • 1 cœur Travis (Arm X9) cadencé à 4,21 GHz,
  • 3 cœurs Alto (Arm X9) à 3,50 GHz,
  • 4 cœurs Gelas (Arm A7 améliorés) à 2,7 GHz.

Côté graphique, on retrouve un GPU Mali-G1 Ultra MC12, bâti sur une nouvelle architecture :

  • +40 % d’efficacité énergétique,
  • +40 % de performances en ray tracing,
  • Jusqu’à 100 FPS sur les jeux compatibles.

Autres spécifications notables :

  • 16 Mo de cache L3, 10 Mo SLC, support SME instructions,
  • NPU 9.0 atteignant environ 100 TOPS en IA,
  • Mémoire LPDDR5x (10,667 Mbps) et stockage UFS 4.1.

Benchmarks déjà impressionnants

Le Vivo X300 Pro (version satellite) a récemment dépassé la barre des 4 millions de points sur AnTuTu, devenant le premier Android à atteindre ce score. Mais selon de nouvelles fuites, le OPPO Find X9 Pro (également compatible satellite) aurait fait encore mieux.

Lancements attendus :

  • Vivo X300 : le 13 octobre 2025 en Chine,
  • OPPO Find X9 : le 21 octobre 2025.

En parallèle, la marque a confirmé travailler sur son futur Dimensity 9600, gravé en 2 nm et attendu en production de masse au second semestre 2026.

75757397ly1i5fjfhaedmj21hc0u07wh

Tags : Dimensity 9500MediaTek
Yohann Poiron

The author Yohann Poiron

J’ai fondé le BlogNT en 2010. Autodidacte en matière de développement de sites en PHP, j’ai toujours poussé ma curiosité sur les sujets et les actualités du Web. Je suis actuellement engagé en tant qu’architecte interopérabilité.