Dans l’industrie du silicium, le futur se joue toujours plusieurs années en avance. Alors que TSMC vient à peine d’entrer en production de volume sur le 2 nm, le fondeur taïwanais regarderait déjà vers une étape bien plus symbolique encore : le sub-1 nm, avec une phase de production d’essai évoquée pour 2029.
TSMC : Une feuille de route qui continue de se resserrer
Le mouvement ne se ferait évidemment pas d’un seul saut. TSMC a officiellement lancé la production de volume de son nœud N2 au quatrième trimestre 2025, confirmant le passage à l’ère du 2 nm. Dans le même temps, la société a déjà présenté son nœud A14, attendu pour 2028, avec des gains annoncés allant jusqu’à 15 % de performances à consommation équivalente, ou 25 à 30 % d’économie d’énergie à performances équivalentes par rapport au N2.
C’est dans cette continuité qu’un nouveau rapport attribué à DigiTimes situe désormais l’étape suivante : un procédé inférieur à 1 nm que TSMC préparerait pour une production pilote dès 2029.
D’après la rumeur, le groupe viserait une cadence initiale d’environ 5 000 wafers par mois et s’appuierait sur son site de Tainan A10 ainsi que sur des installations P1 à P4 pour préparer cette transition.
Pourquoi cette étape compte vraiment ?
Le sub-1 nm n’est pas qu’une bataille de nomenclature. Plus les nœuds avancent, plus la densité de transistors, l’efficacité énergétique et le contrôle thermique deviennent déterminants — en particulier pour les appareils mobiles et les charges IA embarquées. TSMC présente déjà son A14 comme une technologie pensée pour améliorer simultanément performance, consommation et densité logique, avec en ligne de mire les accélérateurs IA, les processeurs de datacenter et les puces mobiles haut de gamme.
Pour Apple, l’enjeu est évident. La marque est historiquement l’un des premiers clients à profiter des nouveaux procédés de TSMC sur iPhone, iPad et Mac. Si la trajectoire actuelle se confirme, les puces Apple du tournant 2030 pourraient bénéficier d’une hausse sensible de densité et d’efficacité, à un moment où l’IA sur appareil exigera davantage de calcul sans sacrifier l’autonomie.
Une avancée technologique… qui ne sera pas bon marché
Reste que la miniaturisation extrême ne résout pas tout. Même au 2 nm, la question des rendements demeure centrale, même si TSMC a indiqué auparavant que la densité de défauts du N2 progressait favorablement par rapport à certains nœuds précédents à stade comparable. En parallèle, les coûts de fabrication aux nœuds les plus avancés restent très élevés, ce qui réserve généralement ces technologies aux produits les plus rentables du marché.
Autrement dit, le sub-1 nm pourrait d’abord bénéficier aux puces les plus exclusives — smartphones Ultra, machines premium, processeurs destinés aux usages IA intensifs — avant de descendre progressivement vers le reste du marché. C’est souvent ainsi que fonctionne l’économie du semi-conducteur : l’innovation arrive d’abord au sommet, puis diffuse à mesure que les volumes montent et que les coûts se stabilisent.
Plus qu’une prouesse, un impératif industriel
Ce qui se joue ici dépasse la simple fascination pour des chiffres toujours plus petits. À mesure que les logiciels deviennent plus lourds, que les modèles d’IA s’invitent dans les terminaux et que l’autonomie reste une exigence non négociable, les gains de gravure redeviennent un levier stratégique majeur. Le sub-1 nm n’est donc pas seulement une promesse d’ingénieur ; c’est la condition de la prochaine vague de computing personnel haut de gamme.
TSMC n’a pas encore officialisé ce cap 2029 pour une production pilote sub-1 nm. Mais si ce calendrier se confirme, l’industrie a déjà commencé à préparer la décennie suivante.
Et comme souvent dans le silicium, les produits qui feront rêver demain se décident bien avant d’arriver entre nos mains.
