Alors que les premiers SoC mobiles en 2 nm commencent à peine à s’installer sur le marché, TSMC prépare déjà l’étape suivante. Son procédé A16, souvent présenté comme une technologie de classe 1,6 nm, pourrait entrer en production de masse dès le quatrième trimestre 2026 avec une nouveauté importante : l’alimentation électrique déplacée à l’arrière du wafer.
TSMC pourrait lancer A16 avant la fin de l’année
La feuille de route de TSMC continue d’accélérer. Selon plusieurs médias taïwanais, le fondeur aurait terminé les principales phases de développement et de validation de son procédé A16, ouvrant la voie à une production de masse dès le quatrième trimestre 2026.
TSMC lui-même prévoit officiellement une mise en production au second semestre 2026.
A16 arriverait donc à peine un an après le démarrage de la production en volume du N2, la première génération 2 nm du fondeur taïwanais.
A16 n’est pas simplement un « 1,6 nm » classique
Toutefois, le nom mérite une précision. TSMC n’utilise plus directement une nomenclature en nanomètres pour cette génération. Le « A » de A16 fait référence à l’échelle de l’ångström, un ångström correspondant à 0,1 nanomètre. A16 est ainsi généralement décrit comme un procédé de classe 1,6 nm, mais ce chiffre ne correspond pas à une dimension physique unique mesurable à l’intérieur du transistor.
Comme souvent avec les procédés modernes, il s’agit surtout d’un nom de génération technologique.
L’évolution la plus importante se trouve ailleurs.
Super Power Rail change la manière d’alimenter les transistors
A16 introduit chez TSMC une architecture baptisée Super Power Rail, ou SPR. Sur les puces traditionnelles, les interconnexions transportant les signaux et celles servant à distribuer l’alimentation électrique sont toutes placées sur la face avant du wafer. Elles doivent donc se partager un espace extrêmement limité.
Avec SPR, TSMC déplace une partie du réseau d’alimentation vers l’arrière du wafer. La face avant peut alors être davantage consacrée aux connexions de données. Cela réduit les congestions dans le routage et améliore la distribution du courant vers les transistors.
Backside Power Delivery : une évolution presque aussi importante que la gravure
Cette technologie appartient à une famille généralement appelée Backside Power Delivery Network, ou BSPDN. Elle devient l’une des grandes évolutions structurelles de l’industrie des semi-conducteurs.
Pendant longtemps, améliorer une puce consistait surtout à réduire la taille des transistors. Aujourd’hui, les progrès passent également par la manière dont ces transistors sont alimentés et connectés. En séparant davantage les chemins de données et d’alimentation, TSMC peut limiter les pertes de tension et libérer de l’espace pour les signaux.
C’est particulièrement intéressant sur les puces extrêmement complexes.
Jusqu’à 10 % de performances supplémentaires face au N2P
TSMC annonce des gains assez précis. Par rapport à son procédé N2P, A16 pourrait offrir jusqu’à 8 à 10 % de performances supplémentaires à consommation équivalente, ou 15 à 20 % de consommation en moins à performances équivalentes. La densité de puce pourrait également progresser jusqu’à environ 1,10 fois. Ces chiffres ne doivent pas être additionnés comme si un futur processeur pouvait automatiquement devenir 10 % plus rapide tout en consommant simultanément 20 % de moins.
Les concepteurs choisissent généralement un point de fonctionnement entre performance et efficacité.
La comparaison pertinente est N2P, pas simplement « 2 nm »
C’est également un point important par rapport aux premières interprétations de l’annonce. A16 ne succède pas directement au N2 initial dans les comparaisons techniques de TSMC. Le fondeur compare officiellement ses gains à N2P, une évolution améliorée du N2. N2P doit lui-même apporter davantage de performances et d’efficacité que la première génération N2.
A16 est donc davantage une déclinaison avancée et spécialisée de la famille technologique 2 nm qu’un remplacement complet de celle-ci.
Les accélérateurs IA seront probablement les premiers servis
Malgré son niveau de sophistication, A16 ne semble pas avoir été pensé en priorité pour les smartphones. TSMC décrit explicitement la technologie comme particulièrement adaptée au High Performance Computing, ou HPC.
Les accélérateurs d’intelligence artificielle constituent le cas d’usage évident. Ces puces possèdent énormément de transistors, des réseaux d’alimentation très denses et des interconnexions extrêmement complexes. La distribution électrique par l’arrière peut donc y apporter des bénéfices particulièrement importants.
Les premiers clients A16 pourraient ainsi venir du cloud et des centres de données avant le mobile.
Les futurs iPhone ne passeront donc probablement pas directement à A16
Apple devrait utiliser la génération N2 de TSMC pour ses premiers processeurs 2 nm. Le A20 Pro attendu sur les futurs iPhone haut de gamme est régulièrement associé à cette transition. Qualcomm et MediaTek devraient également adopter progressivement le 2 nm pour leurs prochaines générations flagship.
Cela ne signifie pas qu’un iPhone équipé d’une puce A16 — au sens du procédé TSMC, et non de l’ancienne puce Apple A16 Bionic — arrivera immédiatement ensuite. Pour les smartphones, N2P apparaît beaucoup plus naturellement comme l’évolution intermédiaire.
TSMC indique d’ailleurs que N2P vise aussi bien le mobile que le HPC.
A16 répond surtout aux besoins explosifs de l’IA
La priorité donnée au HPC n’est pas un hasard. Les accélérateurs IA deviennent gigantesques, et ils nécessitent de plus en plus de puissance électrique tout en devant maintenir des fréquences élevées sur des surfaces très importantes.
Dans ce contexte, améliorer uniquement le transistor ne suffit plus. Le réseau qui apporte l’électricité devient lui-même une limite. Super Power Rail cherche précisément à supprimer une partie de ce goulet d’étranglement. L’innovation est donc étroitement liée à l’explosion actuelle des infrastructures d’intelligence artificielle.
Samsung a néanmoins pris de l’avance sur le 2 nm mobile
Sur le smartphone, Samsung conserve pour l’instant une avance symbolique. Son Exynos 2600, utilisé sur certaines variantes de la gamme Galaxy S26 ainsi que sur le Galaxy Z Flip 8, repose déjà sur le procédé 2 nm de Samsung Foundry. TSMC a démarré sa propre production N2 en volume au quatrième trimestre 2025, mais les grands SoC mobiles utilisant cette technologie arrivent progressivement au fil de 2026.
Cependant, cette avance de Samsung ne signifie pas automatiquement une supériorité technique. Le rendement, la densité, la consommation et les performances finales comptent davantage que le simple chiffre associé au nœud de fabrication.
Après A16, TSMC prépare déjà A14
La prochaine véritable grande étape sera A14. TSMC prévoit sa production en volume en 2028. Contrairement à A16, qui se concentre fortement sur l’intégration de Super Power Rail autour d’une architecture nanosheet existante, A14 est présenté comme une nouvelle étape complète en termes de performances, consommation et densité.
Face au N2, TSMC vise jusqu’à 15 % de performances supplémentaires à consommation identique, 30 % de consommation en moins à vitesse identique, et plus de 20 % de densité logique supplémentaire.
A14 devrait également viser plus explicitement les applications mobiles.
Le smartphone 1,4 nm reste donc encore lointain
Même si TSMC accélère, il ne faut pas s’attendre à voir un smartphone 1,4 nm dans quelques mois. A14 n’entrera en production qu’en 2028 selon le calendrier actuel. Les premiers produits grand public pourraient donc apparaître à la fin de cette année-là ou, plus probablement selon les cycles de conception, en 2029.
D’ici là, le marché mobile devra déjà absorber plusieurs générations de N2 et N2P. La transition vers le 2 nm vient à peine de commencer.
La finesse de gravure ne suffira plus à raconter les prochaines générations
A16 illustre surtout un changement plus profond dans l’industrie. Pendant des années, chaque nouvelle génération était principalement résumée par un chiffre : 7 nm, 5 nm, 3 nm, puis 2 nm.
Cette lecture devient de moins en moins suffisante. Les prochaines avancées dépendront aussi des nanosheets, de l’alimentation par l’arrière, du packaging avancé, des interconnexions et de l’intégration de plusieurs chiplets.
TSMC A16 est précisément représentatif de cette évolution.
Le passage de 2 nm à « 1,6 nm » attire naturellement l’attention, mais la véritable rupture se trouve probablement derrière le wafer : pour continuer à accélérer les puces, il faut désormais repenser non seulement les transistors, mais aussi la manière dont on leur apporte l’électricité.
