fermer
Mobile

TSMC n’est pas encore prête à passer au système de lithographie de nouvelle génération

TSMC n'est pas encore prêt à passer au système de lithographie de nouvelle génération

En décembre dernier, le géant technologique néerlandais ASML a livré à Intel sa première machine de lithographie dans le High-NA EUV (EXE : 5000). Cette machine, d’une valeur de 400 millions de dollars, permettra de passer à l’étape suivante de la production de puces avec un nœud de processus de 2 nm ou moins.

Les premières machines EUV, également fabriquées par ASML, étaient nécessaires pour que les fonderies de puces fabriquent des composants de moins de 10 nm. Un nœud de processus inférieur signifie que les transistors sont plus petits, ce qui permet d’en insérer davantage dans une puce. Plus le nombre de transistors est élevé, plus la puce est puissante et/ou économe en énergie.

La raison pour laquelle la machine EUV est si importante est qu’elle imprime des modèles de circuits sur des tranches de silicium plus fines qu’un cheveu humain. C’est indispensable pour construire une puce contenant des milliards de transistors. Le SoC A13 Bionic de 7 nm, utilisé pour la série iPhone 11 de 2019, contenait 8,5 milliards de transistors. Le A17 Pro de 3 nm utilisé pour l’iPhone 15 Pro et l’iPhone 15 Pro Max comporte 19 milliards de transistors.

La nouvelle machine High-NA EUV est dotée d’une lentille à ouverture numérique (NA) de 0,55, ce qui lui confère une résolution de 8 nm, alors que la résolution des machines actuelles est de 13 nm (.33 NA). Cela signifie que les nouvelles machines peuvent imprimer des transistors 1,7 fois plus petits, ce qui permet d’obtenir des densités de transistors 2,9 fois plus importantes en une seule exposition. Le résultat ? Des puces plus puissantes ou plus économes en énergie. Les nouvelles machines peuvent également imprimer 185 plaquettes par heure, chiffre qui passera à 220 d’ici 2025. À titre de comparaison, les machines EUV actuelles permettent d’imprimer 160 plaquettes par heure.

Les actuelles machines Low-NA EUV peuvent produire la même résolution, mais seulement après avoir effectué deux expositions en utilisant le double patterning. Cependant, la double exposition présente des risques, notamment des temps de production plus longs et un risque accru d’apparition d’un défaut. Il peut également entraîner une variabilité des performances entre les puces fabriquées.

Un processus pas encore appréhendé par TSMC

ASML n’hésite pas à dire ce qui peut aller mal avec le double patterning, car elle préférerait que les fondeurs dépensent les sommes les plus importantes pour les machines les plus récentes. Mais, le nœud de processus N3B de TSMC, qui repose soi-disant sur le double patterning, a été utilisé pour fabriquer le processeur d’application A17 Pro utilisé sur tous les iPhone 15 Pro et iPhone 15 Pro Max fabriqués par Apple, ainsi que la puce M3 utilisée pour alimenter les Mac haut de gamme. ASML indique que ses clients commencent tout juste à faire des recherches sur la High-NA EUV.

L’institution financière China Renaissance relayée par Tom’s Hardware affirme que TSMC n’est pas encore prête à passer à la High-NA EUV. Les nouvelles machines utilisent une source lumineuse horizontale, alors que les machines actuelles utilisent une source lumineuse située sous les machines. Cela signifie que les usines doivent être construites d’une certaine manière pour s’adapter à chaque machine, ce qui sera une tâche difficile et compliquée.

À terme, TSMC, Samsung Foundry et d’autres devront rejoindre Intel et commencer à faire les investissements nécessaires pour passer à la High-NA EUV. Ce moment pourrait être proche, TSMC et Samsung envisageant de commencer la production en 2 nm en 2025 et de passer à la production en 1,4 nm en 2027.

Tags : AppleASMLHigh-NA EUVHigh-NA EVUTSMC
Yohann Poiron

The author Yohann Poiron

J’ai fondé le BlogNT en 2010. Autodidacte en matière de développement de sites en PHP, j’ai toujours poussé ma curiosité sur les sujets et les actualités du Web. Je suis actuellement engagé en tant qu’architecte interopérabilité.