Quatre mois après avoir présenté LogicFolding comme une nouvelle voie pour contourner les limites de la gravure avancée, Huawei passe du discours à un premier produit concret. Le Kirin 9050 Pro, dévoilé avec le Mate XT 2, est le premier SoC commercial basé sur cette architecture de logique empilée en trois dimensions.
L’enjeu dépasse largement les performances d’un smartphone pliable. Huawei cherche à démontrer qu’il est possible d’augmenter fortement la densité logique sans accéder aux procédés lithographiques les plus avancés. Mais une nuance reste essentielle : la plupart des chiffres de densité, d’efficacité et de performances annoncés au lancement proviennent encore de Huawei, sans validation indépendante complète.
LogicFolding cherche à progresser sans réduire davantage les transistors
La logique traditionnelle de l’industrie repose principalement sur la miniaturisation. À chaque nouvelle génération de procédé, les transistors deviennent plus petits, ce qui permet d’en intégrer davantage dans une surface donnée tout en améliorant potentiellement les performances et l’efficacité énergétique. Cette évolution dépend cependant de machines lithographiques toujours plus sophistiquées.
Huawei ne dispose plus d’un accès normal aux équipements EUV les plus avancés, sous l’effet des restrictions américaines appliquées depuis plusieurs années.
LogicFolding constitue donc une réponse architecturale à cette contrainte. Plutôt que de réduire encore la taille physique des transistors, Huawei cherche à organiser davantage de logique verticalement, en superposant plusieurs couches de silicium et en raccourcissant les chemins empruntés par les signaux.
L’objectif n’est plus uniquement de placer davantage de transistors sur une surface plane, mais de réduire la distance que les données doivent parcourir à l’intérieur de la puce.
Une architecture différente des chiplets classiques
Cette approche ne doit pas être confondue avec les architectures à chiplets désormais courantes sur certaines puces haut de gamme. Un système à chiplets assemble plusieurs dies fabriqués séparément dans un même package. Chaque bloc reste conçu de manière relativement indépendante avant d’être interconnecté avec les autres.
LogicFolding cherche au contraire à traiter plusieurs couches comme un seul espace logique tridimensionnel.
La première implémentation repose sur deux wafers reliés face contre face par hybrid bonding. Des interconnexions verticales très denses permettent aux différents niveaux de communiquer sur des distances plus courtes, tandis que des vias traversant le silicium assurent l’acheminement de l’alimentation et des signaux.
Huawei utilise l’image d’un « ascenseur » : au lieu de faire parcourir aux données de longues distances horizontalement sur le silicium, l’architecture leur permet de passer rapidement d’un étage logique à l’autre.
Cette réduction des trajets peut diminuer certaines charges résistives et capacitives, avec à la clé des gains potentiels en latence et en consommation.
Le Tau Scaling veut proposer une alternative à la logique de Moore
LogicFolding s’inscrit dans une vision plus large baptisée Tau Scaling Law. Huawei propose de considérer le temps de propagation des signaux, représenté par τ, comme une métrique d’optimisation centrale. Là où la loi de Moore s’intéresse historiquement à l’augmentation du nombre de transistors, cette approche cherche à améliorer les performances en réduisant les distances internes et les délais de transmission.
Cela permettrait théoriquement de continuer à progresser même lorsque la lithographie ne peut plus évoluer au même rythme.
Des travaux menés autour d’outils EDA expérimentaux développés à l’université de Pékin auraient montré une réduction d’environ 30 % de la longueur totale des interconnexions sur certains circuits open source.
Le résultat est encourageant, mais il reste très éloigné d’une validation industrielle à grande échelle. Concevoir un prototype sur des circuits de recherche et produire un SoC complexe à des millions d’exemplaires sont deux problèmes radicalement différents.
Un CPU LinxiCore à neuf cœurs
Le Kirin 9050 Pro utilise un CPU LinxiCore organisé autour de neuf cœurs répartis en quatre groupes. Huawei combine un cœur très performant pour les charges maximales, deux cœurs de performance, quatre grands cœurs à haute efficacité destinés aux tâches soutenues et deux petits cœurs pour les processus d’arrière-plan.
Cette organisation plus granulaire doit permettre à HarmonyOS d’allouer plus précisément les ressources en fonction des besoins.
Le constructeur annonce jusqu’à 24 % de performances supplémentaires en monocœur et 52 % en multicœur face au Kirin 9030 Pro, avec une amélioration globale de 42 % par rapport à la génération précédente de Mate XT. La fréquence maximale atteint 3,1 GHz.
Cependant, ces chiffres restent ceux de Huawei. Un score Geekbench 6 d’environ 2 084 points en monocœur a circulé avant le lancement, mais son attribution exacte au Kirin 9050 Pro n’est pas officiellement confirmée.
Même pris au pied de la lettre, ce résultat placerait toujours Huawei derrière les meilleures puces Apple et Qualcomm en performances monocœur brutes.
Le Maleoon GPU adopte enfin le ray tracing matériel
La partie graphique évolue également de manière importante. Le nouveau Maleoon GPU prend en charge le ray tracing accéléré matériellement, une première pour un Kirin mobile. Huawei annonce une progression de 142 % des performances de rendu par rapport au Kirin 9030 Pro.
Néanmoins, cette comparaison reste interne à l’écosystème Huawei. Elle ne permet pas d’en déduire que le Maleoon rejoint automatiquement les meilleurs GPU Adreno ou Apple, qui disposent déjà de plusieurs générations d’expérience avec l’accélération matérielle du ray tracing.
Le point intéressant est ailleurs : Huawei commence à réintroduire dans son silicium des fonctionnalités qui étaient devenues standards sur les plateformes concurrentes les plus avancées.
Cela réduit progressivement le fossé fonctionnel, même si l’écart de puissance absolue reste à mesurer.
Une NPU Da Vinci pensée pour les modèles MoE locaux
Le Da Vinci NPU reçoit lui aussi une mise à niveau importante. Huawei affirme que le Kirin 9050 Pro peut exécuter localement des modèles Mixture-of-Experts totalisant jusqu’à 30 milliards de paramètres, avec environ 2 milliards actifs simultanément.
Cette architecture est particulièrement adaptée aux appareils mobiles, puisqu’elle ne mobilise qu’une partie du modèle pour chaque requête. Cela permet théoriquement de proposer une capacité globale élevée sans devoir maintenir l’ensemble des paramètres actifs à chaque instant. Là encore, la taille du modèle n’est pas un indicateur suffisant pour juger les performances réelles. La latence, la consommation, la qualité du modèle et la bande passante mémoire comptent tout autant.
Mais, Huawei cherche clairement à positionner le Kirin 9050 Pro comme une plateforme capable d’exécuter une partie croissante de l’IA directement sur l’appareil.
Satellite, sécurité et refroidissement complètent le SoC
Le nouveau modem Balong prend en charge les appels par satellite Tiantong et la messagerie BeiDou. Huawei revendique aussi une amélioration de 42 % du débit sur l’interface radio ainsi qu’un basculement plus fluide entre réseau cellulaire et satellite.
Le Kirin 9050 Pro intègre également des mécanismes de sécurité associés à une certification EAL5+ et à des algorithmes de cryptographie post-quantique. Cette dernière devient un sujet de plus en plus important depuis la normalisation des premiers algorithmes post-quantiques par le NIST en 2024.
Le Mate XT 2 utilise par ailleurs une chambre à vapeur renforcée au graphène. Huawei affirme que cette solution permettrait de réduire de 2,5 °C l’augmentation de température pendant les sessions de jeu par rapport à la génération précédente.
La densité de 238 millions de transistors par mm² reste à vérifier
Cependant, le chiffre le plus spectaculaire concerne la densité. Huawei revendique environ 238 millions de transistors par mm², contre 155 millions pour le Kirin 9030 Pro, soit une progression d’environ 55 %. Sur le papier, cette densité rapprocherait le Kirin 9050 Pro de certains niveaux généralement associés aux procédés de gravure en 3 nm.
Mais, cette comparaison doit être maniée avec prudence. La densité logique ne suffit pas à déterminer la qualité globale d’une technologie de fabrication. Les performances, la consommation, le rendement industriel, les températures et la fiabilité comptent tout autant.
Une puce empilée construite avec un procédé plus ancien peut présenter une densité effective élevée sans offrir exactement les mêmes caractéristiques qu’un SoC fabriqué directement sur un nœud lithographique plus avancé.
C’est précisément ce que devront mesurer les analyses indépendantes.
Le véritable test sera le rendement de fabrication
La question la plus difficile pour LogicFolding n’est peut-être pas de savoir si l’architecture fonctionne, mais si elle peut être fabriquée en volume. Plus les couches sont nombreuses et les connexions verticales denses, plus les problèmes de rendement deviennent complexes.
Un défaut sur l’un des niveaux peut rendre inutilisable une partie plus importante du composant, tandis que l’empilement complique la dissipation thermique. Huawei a lui-même reconnu que la chaleur et les rendements de production restent parmi les principaux défis de cette architecture. Ce point est crucial. Un design exceptionnel mais coûteux à fabriquer ou produisant trop peu de puces fonctionnelles ne constitue pas une solution industrielle viable.
Le lancement commercial du Kirin 9050 Pro permettra donc de voir si LogicFolding est capable de sortir du laboratoire sans faire exploser les coûts ou limiter les volumes.
Les outils EDA restent une pièce essentielle du puzzle
L’autre grande difficulté concerne le logiciel de conception. Les outils EDA utilisés pour concevoir les puces modernes sont dominés par Synopsys, Cadence et Siemens EDA. Ils bénéficient de décennies d’optimisation, de bibliothèques validées et d’une intégration profonde avec les procédés des fondeurs. Huawei tente parallèlement de faire émerger un environnement domestique avec des acteurs comme Empyrean Technology et des programmes développés par l’université de Pékin.
Ces outils peuvent déjà démontrer certaines capacités en laboratoire, mais passer au niveau d’un environnement de production représente un travail considérable.
Il faut intégrer les process design kits des fondeurs, vérifier des milliers de règles physiques, automatiser le placement et le routage, tester les variations de tension et température, puis valider l’ensemble sur de nombreux tape-outs.
LogicFolding dépend donc autant de l’évolution des outils logiciels chinois que du silicium lui-même.
Huawei veut atteindre une densité « équivalente à 1,4 nm » en 2031
La feuille de route de Huawei prévoit d’ajouter progressivement davantage de couches. Après deux niveaux pourraient venir des architectures à trois, quatre puis davantage d’étages logiques. L’objectif annoncé est d’atteindre à l’horizon 2031 une densité que Huawei présente comme comparable à celle d’un procédé de 1,4 nm.
Le mot « comparable » est toutefois essentiel. TSMC prévoit de son côté de progresser directement par la lithographie et les nouvelles architectures de transistors. La densité obtenue par empilement vertical ne garantit donc pas automatiquement la même efficacité énergétique ni les mêmes coûts de fabrication.
La bataille ne se résumera pas au nombre de transistors pouvant être comprimés dans un volume donné.
Elle se jouera aussi sur la capacité à refroidir ces structures, à les fabriquer avec des rendements élevés et à maintenir des performances soutenues.
Un test grandeur nature pour la souveraineté technologique chinoise
Le Kirin 9050 Pro possède enfin une portée industrielle plus large. Sa conception associe plusieurs briques développées ou produites en Chine : architecture Huawei, outils EDA domestiques en développement, plateformes de vérification locales et fabrication SMIC sur un procédé de classe 7 nm. Si cette chaîne fonctionne réellement de bout en bout à l’échelle commerciale, elle démontrera qu’un écosystème beaucoup plus autonome commence à devenir viable.
Cela ne signifie pas que la Chine a rattrapé TSMC, Apple ou Qualcomm.
L’écart reste visible sur plusieurs métriques, notamment les performances monocœur, l’efficacité et la maturité des outils de conception. Mais l’objectif stratégique n’est plus nécessairement d’obtenir immédiatement la meilleure puce du marché. Il consiste d’abord à disposer d’une trajectoire technologique indépendante capable de continuer à progresser malgré les restrictions.
Le Mate XT 2 devient la première vitrine commerciale
Huawei a choisi son smartphone le plus spectaculaire pour inaugurer LogicFolding. Le Mate XT 2, avec son écran tri-pliable et son positionnement extrêmement premium, devient ainsi la première vitrine du Kirin 9050 Pro. L’appareil doit être commercialisé en Chine en septembre à partir de 19 999 yuans, avec des configurations haut de gamme pouvant dépasser 24 000 yuans.
Le choix est cohérent : les volumes restent plus faciles à maîtriser sur un produit aussi cher, tandis que Huawei peut observer le comportement du nouveau SoC en conditions réelles avant un éventuel déploiement plus large.
Le lancement intervient aussi dans une semaine particulièrement chargée pour le smartphone premium, entre nouveaux pliables chinois et nouvelles annonces Apple. Huawei cherche donc autant à démontrer sa capacité industrielle qu’à occuper le terrain médiatique.
LogicFolding doit maintenant passer l’épreuve des tests indépendants
Le Kirin 9050 Pro représente peut-être l’une des expériences les plus intéressantes du moment dans l’industrie des semi-conducteurs. Huawei ne cherche pas à reproduire exactement la trajectoire suivie par TSMC. L’entreprise tente de contourner une partie du problème en modifiant la géométrie même du silicium.
Sur le plan théorique, LogicFolding possède une vraie cohérence : réduire les distances, empiler la logique et exploiter la troisième dimension pour compenser une lithographie moins avancée.
Mais, le lancement commercial ne constitue que la première moitié de la démonstration. Il reste maintenant à vérifier la densité réelle, la consommation, les températures, les performances soutenues et surtout les rendements industriels. Ce sont ces mesures, et non les seuls chiffres annoncés lors de la présentation, qui détermineront si LogicFolding est une véritable alternative à la course aux nanomètres ou simplement une manière ingénieuse de réduire temporairement le handicap technologique de Huawei.
Le Kirin 9050 Pro ne prouve donc pas encore que Huawei a trouvé la réponse aux restrictions sur les semi-conducteurs. Il montre en revanche que cette réponse est désormais sortie du laboratoire et qu’elle peut enfin être confrontée au marché.
